在电子电路设计中，当对模拟信号进行 A/D 转换时，由于转换需要一定的时间，为保证转换精度，就要求在这段时间内模拟信号基本保持不变。采样保持电路（又称采样保持）便应运而生，它能够实现这一重要功能。以下将详细介绍几种不同的采样保持电路图设计。

一、SMP04 用作多路输出选择器的设计

如图所示，SMP04 作为多路输出选择器，与解码器、D/A 转换器共同构成了四路数字 - 模拟转换电路。数字信号输入到模数转换器 DAC8228 后，输出产生 5～10V 的模拟电压，并输送至 SMP04。地址输入通道解码器，不同的地址经过解码后分别控制四路，从而实现四模拟信号的分别输出。采用 DAC8228 产生 DAC 电压输出，能够最大程度地简化电路。为了将输出电压干扰降至最低，在采样信号被确认之前，必须确保有 5μs 的最后电压建立时间。同时，每一个采样保持放大器必须在每一秒钟或更低时间内刷新一次，以保证输出电压下降率不超过 10mV 或 1/2LSB（最小有效位）。

二、SMP04 与运放构成增益为 10 的采样保持放大电路设计

此电路将 SMP04 置于运放 OP490 的反馈回路中。当 S 非 / H = 0 时，SMP04 内部开关闭合，运放 OP490 的反馈回路接通，电路增益由运放本身及反馈电阻决定，图中增益设置为 10，输出端输出放大后的采样电压。当 S 非 / H = 1 时，SMP04 内部开关断开，运放 OP490 反馈回路无法形成，输出端输出保持在内部保持电容上最近一次的采样电压，且不受输入端信号影响。运放输出端的两个 1N914 起钳位作用，可防止当 SMP04 处于保持状态时造成运放饱和。

三、lf398 峰值采样保持电路设计

1. lf398 的峰值保持电路原理

峰值保持电路的主要作用是探测核脉冲幅度信号，并在脉冲峰值时刻通知保持峰值，同时向提出中断申请信号，使单片机响应中断启动 A/D 转换。转换结束后，单片机使采样保持器复原为采样状况，实现系统的逻辑控制。
U4 是芯片 LF398，它是美国国家半导体公司研制的集成采样保持器，只需外接一个保持电容就能完成采样保持功能，其采样保持控制端可直接接于 TTL，CMOS 逻辑电平。U1 和 U2 是比较器 LM311，U3 是 D 触发器 74LS74，U5A 是与门 74LS08。放大后的脉冲核信号一路输入到下阈比较器，另一路接输入到 LF398。当核信号大于下阈时，比较器 U1 输出高电平，得到上升沿，上升沿再触发 U3A，它的 Q 端输出高电平和 U3B 的 Q 非端相与得到高电平，去控制 LF398 的采样控制端进入采样状态。当 LF398 的输出端信号幅度比输入端大时，即到达峰值时，比较器 U2 输出高电平，得到上升沿，上升沿再触发 U3B，它的 Q 非端输出低电平，U5A 输出变为低电平，LF398 进入保持状态。U3B 的 Q 非端输出的下跳沿作为单片机的中断信号，当 A/D 转换结束后，单片输出放电和清零 CLR 信号使采样保持器复原。


综上所述，不同的采样保持电路图设计适用于不同的应用场景，电子工程师可以根据具体需求选择合适的设计方案，以实现精确的模拟信号采样和保持功能。