扇出型晶圆级封装（FOWLP）技术概述

　　在封装领域，常规 IC 封装需要经历将晶圆与 IC 封装基板焊接，再把 IC 基板焊接至普通 PCB 的复杂流程。而扇出型晶圆级封装（FOWLP）技术则基于 IC 晶圆，运用 PCB 制造技术，在晶圆上构建类似 IC 封装基板的结构，经过塑封后可直接安装在普通 PCB 上。自苹果 A10 处理器采用该技术后，其在节约主板表面面积方面效果显著。根据线路和焊脚与芯片尺寸的关系，WLP 可分为 Fanin WLP（线路和焊脚限定在芯片尺寸以内）和 Fanout WLP（可扩展至芯片尺寸之外，甚至实现芯片叠层）。

　　（a）IC 封装 （b）WLP
　　FOWLP 技术特点
　　FOWLP 技术突破了传统封装的局限，在面积扩展的同时，能够灵活地加入有源和 / 或，从而形成系统级封装（SIP）。与常规封装技术相比，它具有诸多显著优势。首先，可大幅增加 I/O 接口密度，满足芯片不断增长的信号传输需求。随着芯片功能的日益复杂，对 I/O 接口数量和密度的要求也越来越高，FOWLP 技术能够很好地适应这一发展趋势。其次，为 SiP 技术的延伸提供有力支持，促进系统集成度的提升。通过将多个芯片和器件集成在一个封装内，实现了更高程度的系统集成，减少了电路板上的元件数量，提高了系统的可靠性和性能。再者，拥有更优良的电气性能，信号传输损耗更低。其厚铜线路的寄生电阻更小，衬底与塑封料间的电容更小，衬底损耗更少，与塑封料越接近损耗因子越小，Q 值越高。同时，还具备出色的热性能，能有效散热，确保芯片在高负载运行时的稳定性。“消失的” 基板层减小了整体尺寸，缩短了热流通路径，降低了热阻。此外，其可靠性更高，封装线路更精细，为实现高性能、小型化的芯片封装奠定了坚实基础。
　　FOWLP 工艺流程
　　基本工艺流程
　　FOWLP 的制作包括重构晶圆、再布线、植球、切割等关键工艺步骤。其中，重构晶圆技术是 FOWLP 的，它决定了封装的整体架构和性能。而 RDL 技术及凸点技术与 WLCSP 相近，在实现芯片电气连接和信号传输方面发挥着重要作用。根据重构晶圆所用主要材料的不同，FOWLP 可分为树脂型、玻璃基和硅基 FOWLP。目前，树脂型 FOWLP 凭借其成本效益和工艺成熟度，成为主流的封装形式，并进一步细分为芯片先装 / 面朝下、芯片先装 / 面朝上和芯片后装 / 先 RDL 三种工艺类型。
　　树脂型 FOWLP 工艺
　　芯片先装 / 面朝下工艺步骤
　　在临时载板上均匀涂覆黏结层，为后续芯片的固定提供基础支撑。黏结层的质量和均匀性对芯片的固定效果和后续工艺的稳定性至关重要。
　　对芯片进行严格测试，确保其性能达标后，将芯片面朝下精准排布到载板上，严格控制芯片位置，保证准确无误。这一步骤需要高精度的设备和工艺控制，以确保芯片的位置精度。
　　运用 EMC（环氧模塑料）材料，通过模压成型工艺制作重构晶圆，并进行固化处理，使芯片与载板牢固结合为一体。EMC 材料的性能和模压成型工艺的参数对重构晶圆的质量和性能有重要影响。
　　固化完成后，去除载板和黏结层，为后续工序创造条件。去除载板和黏结层的过程需要注意避免对芯片和重构晶圆造成损伤。
　　在晶圆表面制作再布线层，实现芯片电气连接的重新布局，以满足封装的电气性能需求。再布线层的设计和制作工艺直接影响芯片的电气性能和信号传输质量。
　　在再布线层上贴焊球，完成电气接口的构建，确保芯片与外部电路的可靠连接。焊球的质量和贴装工艺对芯片的电气连接可靠性有重要影响。

　　通过划片工序，将重构晶圆分割成单个封装，得到终的封装产品。此工艺操作流程相对简单，能够直接埋入不同厚度的芯片和无源器件，为多样化的芯片集成提供了极大便利。

　　芯片先装 / 面朝上工艺步骤
　　首先在晶圆的芯片焊盘上制作 UBM（底部金属化层）和铜柱接触焊垫，这是保障芯片电气连接和信号传输的关键步骤。UBM 和铜柱接触焊垫的质量和性能对芯片的电气连接可靠性有重要影响。
　　对晶圆进行减薄切割处理，使其满足封装尺寸和性能要求。减薄切割工艺需要控制，以确保晶圆的厚度和尺寸符合设计要求。
　　在临时载板上涂覆黏结层，为芯片的放置做好准备。
　　将经过测试合格的芯片面朝上精心排布到载板上，确保芯片位置准确。
　　采用 EMC 材料，通过模压成型工艺制作重构晶圆，并进行固化操作。
　　固化后，对 EMC 进行削磨处理，精准露出铜柱接触焊垫，为后续的再布线和连接奠定基础。削磨处理需要控制，以确保铜柱接触焊垫的露出质量和精度。
　　在露出的铜柱接触焊垫上制作再布线层，并贴焊球，实现芯片的电气连接。
　　去除载板和黏结层，然后进行划片操作，将重构晶圆分割成单个封装。该工艺的优势在于封装厚度更薄，有利于芯片散热，并且在载板的支持下能有效改善工艺过程中的翘曲问题。但也存在局限性，如无法埋入不同高度的器件，同时芯片上预制铜柱、涂覆 PI 膜等操作会导致生产周期延长、成本显著增加。此外，在露铜工艺中易出现铜污迹和表面沾污问题，不过可通过在铜柱焊垫完成后在晶圆表面涂覆一层 PI 的方法有效解决。
　　芯片后装 / 先 RDL 工艺步骤
　　先将光敏 PI 沉积在硅承载片上，并设置格栅阵列状的开口，这些开口用于实现芯片与外部的电气连接。光敏 PI 的沉积工艺和开口的设置精度对芯片的电气连接性能有重要影响。
　　使用半加成法制作 Cu RDL（铜再布线层），形成多层 RDL 结构，同时在顶部铜线的相关位置形成带有 Sn - Ag 焊料帽的铜柱凸点。半加成法的工艺参数和 RDL 结构的设计对芯片的电气性能和信号传输质量有重要影响。
　　以高精度（芯片到晶圆 3μm）将芯片倒装键合到晶圆上，此时芯片的焊盘表面经过化学镀 Ni/Pd/Au 处理，以确保良好的电气连接性能。倒装键合工艺的精度和芯片焊盘表面的处理质量对芯片的电气连接可靠性有重要影响。
　　完成键合后，进行晶圆模压操作，使芯片与周边结构牢固结合。晶圆模压工艺的参数和质量对芯片的封装质量和可靠性有重要影响。
　　模压完成后，移除硅承载片。
　　通过切割工序，将晶圆分离成单个封装。此工艺在 RDL 精度方面表现优异，产出率更高，尤其适用于集成不同高度的器件。在生产过程中，由于硅承载片的支撑作用，能有效改善晶圆翘曲问题，为实现高质量的芯片封装提供了有力保障。
　　不同工艺组合与特点
　　根据重布线工序顺序和芯片放置方式的不同，FOWLP 主要衍生出面朝上的先芯片处理、面朝下的先芯片处理和面朝下的后芯片处理三种组合工艺。面朝上的先芯片处理工艺需利用 CMP 将塑封层减薄，这一过程成本高昂，因此在实际应用中较少被封装厂采用。面朝下的先芯片处理工艺在移除载板并添加 RDL 制程时，容易引发翘曲问题，需要在工艺操作中提前采取防范措施。尽管存在这一挑战，但该工艺凭借其自身优势，在封装厂中得到了广泛应用，例如苹果的 A10 处理器。面朝下的后芯片处理工艺先进行 RDL 工艺，这种方式能够有效降低芯片封装制程产生的不合格率，目前在封装厂中也应用较多。
　　FOWLP 的优势与挑战
　　封装与集成优势
　　FOWLP 采用独特的布线方式，能够巧妙地埋入多种不同芯片。在形成重构晶圆后的布线过程中，性实现多个芯片的互连，这一创新极大地减小了封装尺寸，有效降低了成本。与传统的倒装芯片球栅阵列（FC - BGA）封装相比，FOWLP 在凸点制备完成后，无需使用封装基板便可直接焊接在印刷电路板上，简化了封装流程，提高了生产效率。
　　电气与热性能优势
　　在无源器件的处理上，FOWLP 技术展现出卓越的性能。在塑封成型时，其衬底损耗更低，电气性能更优，外形尺寸更小。这一系列优势带来了能耗更低、发热更少的显著效果，使得在相同功率下，芯片的工作温度更低；或者在相同温度时，电路运行速度更快。其厚铜线路的寄生电阻更小，衬底与塑封料间的电容更小，衬底损耗更少，电感与塑封料越接近损耗因子越小，Q 值越高。此外，“消失的” 基板层减小了整体尺寸，缩短了热流通路径，降低了热阻，为芯片的高效稳定运行创造了良好条件。
　　FOWLP 面临的挑战
　　热相关问题：FOWLP 焊接点的热膨胀情况与 BGA 极为相似，在芯片和 PCB 之间不可避免地存在热膨胀系数不匹配的问题。当经过 220 - 260℃时，聚合物内吸收的水分会迅速汽化，产生高内部蒸汽压。若胶体组成不良，就极易出现胶体剥落现象，严重影响封装的可靠性和性能。
　　工艺精度问题：在重新建构排布过程中，维持芯片从抓取到放置于载具上的位置不发生偏移至关重要，在铸模作业时同样不能出现偏移。由于介电层开口、重新分布层与焊锡开口制作皆依赖光学光刻技术，且掩模对准晶圆及曝光是性完成的，这对芯片位置的度提出了极高的要求。哪怕是微小的偏移，都可能导致后续工艺的偏差，影响封装的质量和性能。
　　晶圆与芯片问题：芯片放置于临时载板及重新排布过程中，会不可避免地产生翘曲问题。重新建构晶圆由塑胶、硅及金属材料组成，硅与胶体比例在三个方向上存在差异，铸模时的热胀冷缩会显著影响晶圆的翘曲行为。同时，芯片放置在载板晶圆上和包覆成型过程中，会出现轻微移动，这一现象对工艺产生不利影响。此外，采用扇出式封装仍存在因分割而引起的损坏问题，尽管相比其他封装方式，其损坏程度相对较轻，但仍不容忽视。