将压控 (VCO) 与锁相环 (PLL) 的其余部分集成在同一半导体芯片上的做法越来越普遍。这种集成在 VCO 的架构和行为方面引入了一些值得了解的差异。
　　分立式和集成式 VCO 之间的架构差异
　　VCO 将输入电压转换为频率。在传统 VCO 中，输入电压和输出频率之间存在 1:1 的关系，因为只有一个频带。VCO 增益定义为调谐曲线的斜率，通常以兆赫/伏特表示，如图 1 所示。VCO 设计的一个典型问题是，调谐范围越宽，VCO 增益就越高，这反过来又意味着相位噪声越差。

　

　　
　　传统VCO转折曲线

　　随着硅片上集成 VCO 的推出，半导体制造商通常采用将频率范围划分为许多不同频段的方法，如图 2 所示。这使得 VCO 能够覆盖较宽的频率范围，同时具有较低的增益常数，从而实现出色的相位噪声性能。

　
　　将频率范围划分为多个频带。
　　有两种方法可以获得多个频段。种方法是使用一组来调整 VCO 的中心频率。这种方法可以为 VCO 提供相当宽的调谐范围，但通常不足以覆盖调谐范围的两倍。为此，需要通过切换多个来形成多个 VCO 。例如，德州仪器 LMX2581 PLL 有四个 VCO 。每个内有 256 个频段，总共有 1,024 个频带。
　　VCO数字校准时间

　　更改硅片上集成 VCO 的频率通常需要运行校准程序以找到频带。一旦程序完成，VCO 将处于正确的频带并接近频率，尽管通常会偏离几兆赫。从此时起，PLL 将以常规模拟方式解决终频率误差。一个自然的问题是此校准程序需要多长时间：答案取决于设备及其使用方式。一般经验法则是，输入参考频率越高，速度越快，尽管这只在某种程度上是正确的 - 如果频率太高，内部分频器可能会将其分频。也可能存在可以加快校准时间的设置。图 3 显示，通过使用接近终值的起始频带协助 VCO，LMX2581 校准时间从 125 us 缩短到不到 10 us。

　　在 LMX2581 的帮助下进行 VCO 校准
　　VCO 校准既可以有助于整体锁定时间，也可以对其造成不利影响。如果 PLL 环路的稳定时间相对于 VCO 校准时间较慢，则校准可以改善锁定时间，因为它可以使频率接近。如果 PLL 环路的稳定时间比校准时间快，则 VCO 校准通常会减慢整体锁定时间。
　　绩效一致性
　　关于集成 VCO 的另一个常见问题是，当频率位于两个频段的边界时会发生什么。这些频段需要有相当大的重叠，以解决温度漂移的可能性，而 VCO 则没有机会重新校准。考虑一个 2,100MHz 的频率，它可以通过较低频带的较高范围或较高频带的较低范围来创建，如图 4 所示。

　

　　VCO 频段选择示例
　　如果使用较低频段，VCO 增益通常会高于使用较高频段的情况。不同频段之间的 VCO 增益差异会导致环路带宽略有不同，因此会对相位噪声产生一些小影响。如果频率位于具有不同元件的两个 VCO 的边界，则这种影响可能会更加明显。
　　根据条件，校准程序可能偏向于某个频段。例如，如果校准前的起始 VCO 频率为 2,000MHz，则较低的频段可能更可取。如果起始 VCO 频率为 2,200MHz，则较高的频段可能更可取。
　　一些集成 VCO 允许您指定起始 VCO 和频段，您还可以使用它们来优化性能并获得更一致的相位噪声和杂散。集成 VCO 的频段之间的差异不应成为主要问题，因为任何 VCO（分立或集成）的性能都会随着输出频率的变化而变化。