摘　要：本文提出了一种新型高速均衡电路．在传统源极负反馈均衡滤波结构的基础上改进电路结构，使用有源电感及对称负载结构改善了电路性能，避免了使用片上电感，优化了电路结构，节省了芯片面积，同时缓解了传统均衡电路的速度瓶颈．经仿真验证，该均衡器电路高频补偿增益达到１７．２ｄＢ，高低频增益比达到５．２４，信号速率达到５Ｇｂ／ｓ时能完整接收信号，实现均衡效果．该电路结构简单，适用于各种高速信号接口电路．该电路采用０．１３μｍＣＭＯＳ工艺实现。

　　１　引言

　　传输线与印制ＰＣＢ背板损耗已成为限制高速信号传输速度的主要因素．在信号传输过程中，趋肤效应和介电损耗对信号高频分量的影响尤其严重．同时，信号的高频衰减会引起强烈的码间干扰（ＩＳＩ），对后级时钟数据的恢复增加了难度，导致更高的误码率．为了改善信号传输效果，降低整个信号传输系统的误码率，通常要对信号高频成分进行补偿，其中典型的方法有预加重和均衡器技术．本文提出一种新型均衡滤波电路结构，在传统源级负反馈均衡器的基础上运用有源电感和对称负载技术，优化电路均衡效果。

　　２　均衡技术

　　从频域角度看，或者传输线有低通特性，信号经过传输线时，高频分量幅度衰减，衰减和损耗的程度与频率成正比．这样信号就有可能丢失，出现严重的码间干扰，使得系统误码率增大．因此，为了降低整个系统的误码率，需要采用均衡技术对信号进行高频补偿．对采用均衡技术的位置不同，可以分为前级均衡与后级均衡．前级均衡技术代表有预加重技术，人为地加重（提升）发射机输入调制信号的高频分量；后级均衡是在输入端对信号进行滤波，对高低频信号有选择的以不同增益放大，以抵消在传输线上衰减的部分，其各自幅频特性如图１所示．预加重技术通常通过输出信号相位移动后叠加产生效果，从图１（ａ）中可以看出，接收端信号实际是整体衰减的；在接收端设置均衡器是对衰减后的信号进行放大，使后级接收到的信号趋近于未衰减，图１（ｂ）所示．本文接收器电路中采用的均衡器为后级均衡。

　　３　传统源极负反馈均衡器

　　传统均衡器结构如图２（ａ）所示，其中Ｍ５，Ｍ６为ＭＯＳ电容，Ｍ７管工作在深线性区与ＲＭ并联，作为一个，当控制电压不同时，可调节该管阻抗，以调节不同的均衡度．半边等效电路（图２（ｂ））分析，该电路传输函数为：

　　从公式可以看出，该传输函数中含有两个极点一个零点，其中主级点和零点分别为位于－　（２＋２ｇｍＲＭ）／２Ｃ１ＲＭ和－２／Ｃ１ＲＭ　．零点在极点之前，通过调节ＲＭ阻值与ＭＯＳ电容大小，可调节该零点与其他极点相对位置，通过零点的作用对高频信号进行补偿，使电路幅频特性曲线在平带后跟随一段增益放大区域．对于这种结构来说，电阻ＲＭ为低频通路，而电容Ｃ１为高频通路，采用这一结构无需增加高低频通路求和电路，实现简单且不会带来高低频通路不匹配的影响．然而，传统均衡器由于只使用一个补偿零点产生均衡效果，均衡效果有限．同时，使用电阻负载在工艺实现中会带来更大误差，这对电路性能及均衡效果有很多不利因素。

　　４　改进型源极负反馈均衡器

　　为了改进传统源极负反馈均衡器效果不理想的情况，一般采用片上电感的方式，通过增加零点个数提高均衡效果和系统带宽．但片上电感成本较高，同时占用较大的芯片面积，不便于集成．为了同时获得更好的噪声抑制特性和更高的带宽，本电路同时运用了对称负载和有源电感结构，得到基于源极负反馈的新型均衡器结构，如图３（ａ）所示。

　　４．１　对称负载对称负载的概念早由Ｍａｎｅａｔｉｓ提出，结构如图３（ｂ）所示，其中Ｍ２为连接的ＰＭＯＳ，Ｍ１栅极电压有Ｃｔｒｌ端控制，Ｍ１，Ｍ２尺寸大小相同．当Ｃｔｒｌ端电压一定时，设置该负载网络的输出端电压Ｖ２为一定值，在该电压下，Ｍ１正好进入饱和区，而此时Ｍ２还未开启，此时为该负载阻值状态．当Ｖ２增大时Ｍ１进入线性区，阻抗减小，当Ｖ２减小时，Ｍ２逐渐开启，整个负载阻抗减小．该负载结构相对于固定点成轴对称，在实际应用时，设置该电压为差分信号共模电平，这对全差分电路的抗噪性能会有显着的提高。

　　４．２　有源电感

　　有源电感的结构及小信号等效模型如图３（ｃ）（ｄ）所示，其中Ｎ１始终工作在深线性区，可视为一Ｒｒ　．Ｐ１工作在饱和区，由小信号等效模型推导得出，该负载结构传输特性为：

　　从公式可以看出，该结构传输函数中含有一个零点，通过调节Ｒｒ即Ｎ１的宽长比，可调节在高频频域获得增益峰值，调节该峰值大小从而达到优化均衡器均衡效果的目的．观察图３（ａ）左半边电路，Ｍ９，Ｍ１１为作为对称负载的两管，宽长比设计为相等，在版图设计中也设置为完全相同．Ｍ７作为有源电感中处于深线性区的负载管．由于Ｍ７控制Ｍ９管的栅极，因此在实际应用中流过Ｍ７的电流很小，使Ｍ７始终工作在深线性区．根据有源电感的传输函数，调节Ｒｒ的阻值和跨导Ｇｍ的大小可调节引入的零极点相对位置，在电路设计过程中，折中考虑速度，带宽和均衡效果等因素，设置Ｍ７的宽长比约为Ｍ９和Ｍ１１的１／１０．采用这种有源电感的结构避免了使用片上电感，对芯片成本的降低起到关键性作用．对于公式（１），改进型源极负反馈均衡器的传输函数为：

　　即将式（１）中负载引入的极点修改为有源电感负载网络，其中Ｒｒ代表有源电感等效电阻，Ｃｇｓ为式（２）中Ｍ２栅极电容，ｇ＊ｍ为Ｍ２跨导．引入系统传输函数的零点为－１／ＲｒＣｇｓ　，调节该零点位置，补偿和优化电路均衡效果。

　　５　仿真验证及版图电路使用两级均衡器提高均衡效果，后级采用交叉耦合差分接收器提高整个系统增益．如图４所示，两级级联后均衡器高频补偿增益达到１７．２ｄＢ。

　　全芯片电路结构如图５所示．电路使用两级均衡器提高均衡效果，输入信号为高速差分信号，经传输线模型衰减后进入均衡器，后级输入限幅比较器将差分信号转换为单端信号．仿真采用Ｈｓｐｉｃｅ，信号速率５Ｇｂｉｔ／ｓ，共模电平１．２５Ｖ，差分信号摆幅６００ｍＶ，上升下降延时各５０ｐｓ。

　　信号经传输线模型衰减后进入接收器，仿真结果如图６所示．图６（ａ）为经传输线衰减后信号，（ｂ）为经过两级均衡器后输出信号，（ｃ）为均衡器输出经限幅后输出信号．从波形可以看出该电路在信号频率达到５Ｇｂｉｔ／ｓ时仍能很好还原数据波形，并观察到明显的均衡效果．其他仿真数据见表１。

　　该电路使用０．１３μｍ　ＣＭＯＳ工艺实现，芯片面积约为０．２６ｍｍ２，电路包括两级级联的均衡器，交叉耦合接比较器作为限幅放大器及后级驱动电路，后仿芯片功耗为３４．７ｍＷ，芯片版图概貌如图７所示。

　　６　结束语

　　文中使用０．１３μｍ　ＣＭＯＳ实现了一款可以补偿高频信号传输线损耗的新型均衡器结构．仿真结果验证得到，该电路可以接收速率高达５Ｇｂｉｔ／ｓ数据信号，并对传输线损耗造成的高频衰减提供了有效的补偿．在设计中，使用了对称负载和有源电感等技术，避免了使用片上电感．对电路的噪声抑制和均衡效果起到了明显的促进．电路仿真使用Ｈｓｐｉｃｅ，功耗仿真结果满足设计需求。